超声波流量计的开发与研制探讨 十四

(1)可编程逻辑块CLB        

超声波流量计可编程逻辑块(CLB)是实现逻辑功能的基本单元，它们通常规则的排列成一个阵列，散布于整个芯片。

CLB是FPGA的主要组成部分，也是评估FPGA性能的一个主要参数。它主要由逻辑函数发生器、触发器、数据选择器等电路构成。通过对CLB内部的数据选择器编程，逻辑函数发生器的输出可以连接到CLB内部触发器，或者直接连到CLB输出端，并用来选择触发器激励输入信号、时钟有效沿、时钟使能信号，以及输出信号。这些数据选择器的地址控制信号均由编程信息提供，从而实现所需的电路结构。（超声波流量计）

 

 (2)输入／输出模块IOB

输入／输出模块(IOB)提供了FPGA的器件引脚和内部逻辑阵列之间的连接，内部包含有：可编程延时(Programmable Delay)、可编程输出缓冲器(Programmable Output Buffer)、可编程输入缓冲器(Programmable Input Buffer Programmable)、偏置和ESD网络(Bias&ESD Network)、内部基准(Internal Reference)、到下一个I／O的连接(To Next I／O)、到另一个Bank VREF到输入端的连接(To Other Extemal VREF Inputs od Bank)，I/O等输入输出直接连接到封装引出端。