超声波流量计低功耗高精度设计的探讨 二十一

3．4 CPLD内部数字逻辑电路

系统采用Lattice公司的ispMACH4064V(以下简称4064)型CPLD芯片，用于完成时钟处理，脉冲提取和增益控制等功能。其在线可编程的功能使得系统的硬件电路的设计和更改变得更加灵活。4064工作速度为168MHz，有44个管脚，其中I／O口32个，有4个全局时钟，内部包含“个宏单元，固定传输延迟是2．5ns，静态电流11．5mA，工作电流12mA，温度范围为一40"C至+130"12，为工业级器件。

此外，4064为在系统可编程器件，可不用编程器而直接在已设计好的目标系统或线路板上进行编程，欲改变设计也十分方便【17】。本设计也利用了CPLD此优点，利用4064进行数字电路的在线实时修改和编程，极大的方便了系统的研制和调试。

其内部数字电路主要包括时钟处理，收波脉冲提取以及自动增益控制三个部分，另外还有一些管脚连接以及电平转换。

3．5超声波收发处理电路

发波部分：由GP2发出的脉冲序列经由4064后，先通过sN74LVc4245A芯片完成由3．3V到5V的电压转换，然后通过VQ3001芯片驱动超声波换能器向管道中发送超声波信号。

收波部分：向管道中的发送的超声波信号进入超声波接收探头就产生了收波信号，由于在空间管道中传输，对信号衰减很大，导致收波信号十分微弱，所以必须通过放大电路对其进行信号放大，本设计采用了MCl350和UA733两个芯片同其外围电路组成了初、次两级放大电路，并通过LF398接收单片机DAC的输出电压作为MCl350的AGC电压控制其放大增益，放大的信号通过高速双差分比较器NE521，整形成标准的数字脉冲信号，进入4064进行相关处理。

详情请浏览公司网站的产品中心 http://www.dlysys.com/  超声波流量计