超声波流量计关于时差法的探讨 二十六

左侧是乘积项阵列，实际就是一个与或阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑。后面的乘积项选择矩阵是一个“或”阵列。两者一起完成组合逻辑。图右侧是一个可编程D触发器，它的时钟，清零输入都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部逻辑(乘积项阵列)产生的时钟和清零。如果不需要触发器，也可以将此触发器旁路，信号直接输给PIA或输出到I／0脚。

4．1．2基于查找表(Look．Up．Table)的PLD原理与结构

查找表(Look～Up—Table)简称为LUT，LUT本质上就是一个RAM目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16xl的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD／FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一。个地址进行查表，找出地址对应的内容，然后输出即可。

4．1．3 Xilinx Spartan-ll芯片的内部结构

Spartan—II主要包括CLBs，i／o块，RAM块和可编程连线，延迟锁相环DLL。

在Spartan-II中，一个CLB包括2个S1ices，每个slices包括两个LUT，两个触发器和相关逻辑。S1ices可以看成是Spartan--II实现逻辑的最基本结构。

详情请浏览公司网站的产品中心 http://www.dlysys.com/  超声波流量计