超声波流量计关于时差法的探讨 二十九

4．3．1 Spartan—liE芯片特点

本设计采用Spartan—IIE系列芯片(XC2SIOOE)，具有以下特点：

以先进的架构和半导体工艺实现r高性能低成本。

多达514个I／O引脚，成本在所有FPGA解决方案中最低。

支持19个标准，如LVTTL，LVCMOS，HSTL，SSTL，AGP，CTT等。

DLL为高级时钟控制服务，如提供时钟分频、时钟倍频、时钟镜像等。

分等级的RAM存储，如16bits／LUT分布RAM、可配置的4K—bit双端blockRAM、与外部RAM的快速界面。

大量的带enable，set，reset的寄存器。

四个低相位差的全局时钟分布网络。

可无限量重复编程。

为高速算法准备的进位逻辑carry。

最全面的可编程I／0支持。

4．4 开发环境介绍

随着EDA技术的发展，使用硬件描述语言设计PLD／FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog—HDL。VHDL发展的较早，语法严格，而Verilog．HDL是在c语言的基础匕发展起来的一种硬件描述语言，语法较为自由。两者相比，VHDL的书写规则比Verilog—HDL更烦琐一些，但是Verilog—HDL自由的语法也容易让少数初学者出错。

详情请浏览公司网站的产品中心 http://www.dlysys.com/  超声波流量计